内存技术发展从SDRAM到DDR RAM，再发展至第三代的DDR3，并将推出DDR4，核心技术还是停留在80年代的旧思想，期间不是没有好的新技术，如Intel提倡的Rambus、VIA的Kentron 4倍速内存技术，无奈内存厂商不想放弃既有的生产设备，只能慨叹好的技术还需要配合良好的市场策略才能成功。不过IT厂商们并未放弃尝试引入新的技术，其中一项名为Wide I/O的技术，已于去年1月11日成为JEDEC的标准技术，相关产品有望最快在今年年底面世。
DDR技术的局限性
说到Wide I/O内存的重要性，不得不先从DDR4也存在的局限性说起。DDR内存基于并行(Parallel)传输技术，不利于高频率工作。虽然DDR采取分开内存数据及频率，在一时钟周期内传输2笔数据的做法，而在DDR2及DDR3时代，采取进一步更分开外部及内部频率的做法提升效能，如DDR2是Prefetch 4，可在一时钟周期内传送4笔数据，DDR3的Prefetch 8更达到8笔数据，令内存带宽从DDR时代的400、DDR2时代的1066大幅达到提升至1866。然而这一造法是以提升CAS Latency时延值作为代价的，结果是CL值从DDR时代的1.5-2左右，到了DDR2为4-5，再到DDR3的8-11左右，结果是虽然内存带宽提升不少，但用家发现计算机的反应效能表现没有明显的分别，因为CL时延值的提升，降低了带宽增加的作用。
另外，随着DDR内存频率的提升，功耗便成了新的课题。虽然DDR的工作电压从DDR的2.5V，DDR2的1.8V，降至DDR3的1.5V，未来DDR4更降至1.2V，但内存工作频率的提升最终令功耗也水涨船高，无法适合移动设备，智能手机的应用。目前的解决之法是挑选体质优良的芯片，把频率降低一、二级而成为LPDDR 2/3低电压内存，实为高成本的造法，有见及此，内存厂商们将联合推出Wide I/O内存，尝试在不提高功耗的情况下大大增加DDR内存的效能。
虽然DDR4内存引入多项技术，但依然不能解决其高功耗、效能一般的问题。
这幅功耗图所见，从DDR到DDR4，所消耗的电流值一直居高不下。
JEDEC JESD229标准的Wide I/O内存
对于Wide I/O技术感兴趣的朋友，可于JEDEC网站下载JESD229 Wide I/O Single Data Rate(SDR)规格，下载地址为http://www.jedec.org/standards-documents/results/jesd229，须先注册才可以下载相关PDF文件。
Wide I/O顾名思义是采用更阔的输入/输出总线，通过采用512bit设计，实现远比现时32bit LPDDR2高的带宽。在JEDEC的计划中，Wide I/O分为Wide I/O及Wide I/O 2两阶段实行，初期会在Mobile的LPDDR2先行，其后才考虑应用到Desktop的DDR3/4上。第一版Wide I/O已可提供12.8GB/s带宽，比现时LPDDR2 800 6.4GB/s内存带宽多一倍，可有效配合最新的4核心手机CPU，轻松驾驭3D游戏、1080p高清影片播放及多任务的需要。
使用芯片堆栈技术实现4信道
在架构上，Wide I/O把4个内存芯片以硅穿孔(Through Silicon Via)技术实现3D互联，形成一个SoC。第一阶段Wide I/O拥有4个128bit Channel，合共512bit，而在第二阶段，更会采用8 Channel提供更高的带宽。JEDEC认为，未来要增加内存速度并不容易，通过拓宽I/O以增加带宽是一可行的方法。未来在Desktop版本的Wide I/O，预计4 Channel版本即有1Tbit/s带宽，甚至2Tbit/s带宽，均远超至今的标准。(编按︰现时4 Channel DDR3-1600为512GB/s)
虽然Wide I/O提供远超现今的带宽，但Wide I/O内存拥有1200 pins，包括512pins用于I/O，封装上比现时240pin DDR3困难。
在Mobile DRAM中，JEDEC表示未来的8 Ch. Wide I/O 2可提供64GB/s带宽，远超同期的2 Ch. LPDDR4-4300。
未来Desktop版本最高会有2Tbit/s带宽。
200MHz极低工作频率降低功耗
由于Wide I/O内存拥有速度上的优势，使Wide I/O内存得以用低频率的方式换来较低的功耗。第一版本的Wide I/O采用200MHz SDR工作，比LPDDR2 800的400MHz DDR理论上可减少最多50%功耗。因此JEDEC决定先在Mobile DRAM上引入Wide I/O技术，因为Mobile平台最能享受到低电压的好处。
第一阶段x16 Wide I/O内存功耗只是DDR3的75%，如果是x64的话更只有25%左右，省电效果十分明显。
在代表效能的带宽方面，x64版本的Wide I/O内存可达200GB/s以上，远在DDR5之上。
Samsung及ELPIDA已推出样品
看好Wide I/O Memory的前景，Samsung及ELPIDA在2011年已公布了Wide I/O Memory的样品。Samsung准备的Wide I/O容量为4Gb，512bit设计并提供12.8GB/s带宽。至于ELPDIA，更同时准备了Mobile及Desktop的版本，采用最新的30nm CMOS打造。Mobile版本与Samsung差不多，皆为4Gb、512bit及12/8GB/s带宽的设计。至于Desktop是16Gb容量的版本，直接堆栈4颗4Gb Wide I/O内存芯片，相比现时的PoP封装，因为Wide I/O采用TSV技术之故，所以更薄只有1.0mm，比PoP的1.4mm薄30%。
Samsung公布的Wide I/O Memory芯片
ELPIDA已准备好Desktop的Wide I/O Memory
ELPIDA表示，他们的Wide I/O内存(左)采用TSV技术，比PoP(右)的 1.4mm薄30%。
总结︰制作困难影响普及
从速度来看，Wide I/O内存是非常吸引的。不过制作Wide I/O的TSV技术难度不少影响普及，预计Wide I/O内存最快要2013年年底，甚至是2014-2015年才能登场，所以Wide I/O内存届时能否普及，很大程度上视乎半导体技术是否能够配合，提供价廉物美的Wide I/O内存。